Perhitungan Bilangan Digital
Perhitungan Bilangan Digital
Unit Aritmatik
Semua operasi aritmatika terjadi di dalam unit aritmatik komputer. Gambar berikut adalah diagram blok yang menunjukkan elemen-elemen utama yang terdapat di dalam unit aritmatik.
Gambar Blok Diagram Unit Aritmatika
Kegunaan utama dari unit aritmatik adalah menerima data biner yang disimpan di dalam memori dan melaksanakan operasi-operasi aritmatika atas data tersebut sesuai dengan instruksi-instruksi dari unit kontrol. Unit aritmatik paling sedikit mengandung dua buah flip-flop register : B register dan accumulator register atau register pengumpul. Unit aritmatik juga mengandung logika kombinatorial yang melaksanakan operasi-operasi aritmatika atas bilangan-bilangan biner yang disimpan di dalam B register dan accumulator register.
Urutan operasi berjalan adalah sebagai berikut :
- Unit kontrol menerima suatu instruksi (dari unit memori) yang menghendaki agar suatu bilangan yang disimpan di dalam suatu tempat memori tertentu harus ditambahkan pada bilangan yang pada saat itu tersimpan di dalam accumulator register.
- Bilangan yang ditambahkan tersebut ditransfer dari memori menuju B register.
- Bilangan di dalam B register dan bilangan di dalam accumulator register dijumlahkan menjadi satu di dalam rangkaian-rangkaian logika. Jumlah yang diperoleh kemudian dikirimkan ke accumulator register untuk disimpan.
- Bilangan baru di dalam accumulator register tersebut dapat tetap tinggal di sana sehingga bilangan lain dapat ditambahkan kepadanya, atau apabila proses aritmatika tersebut telah selesai, hasilnya dapat ditransfer ke memori untuk disimpan.
Penjumlah Biner Paralel
Komputer dan kalkulator melakukan operasi penjumlahan atas dua bilangan biner secara berturut-turut digit demi digit yang mana tiap-tiap bilangan biner dapat memiliki beberapa digit biner. Gambar berikut menunjukkan penjumlahan dari dua bilangan 4-bit.
Proses penjumlahan dimulai dengan menjumlahkan LSB dari augend (bilangan yang ditambah) dan addend (bilangan penambah). Jadi , 1 + 1 = 10, yang berarti bahwa hasil sum untuk posisi ini sama dengan 0 dengan carry 1. Carry ini harus ditambahkan pada posisi berikutnya, yaitu dijumlahkan menjadi satu dengan augend dan addend pada posisi tersebut. Kemudian, pada posisi kedua, 1 + 1 + 1 = 10, sum nya sama dengan 0 dan carry 1. Carry ini ditambahkan pada posisi berikutnya bersama-sama dengan bit-bit augend dan addend pada posisi itu, dan demikian seterusnya untuk posisi-posisi yang lainnya. Dengan demikian dapat dirancang suatu rangkaian logika yang dapat melakukan proses ini hanya dengan menggunakan rangkaian-rangkaian identik untuk tiap-tiap posisi bit.
Gambar Rangkaian Diagram Penjumlahan Biner Paralel
- Pada diagram ini variabel-variabel A3 , A2 , A1 , dan A0 menyatakan bit-bit augend yang disimpan dalam accumulator register.
- Variabel-variabel B3 , B2 , B1 , dan B0 menyatakan bit-bit addend yang disimpan dalam B register.
- Variabel-variabel C3 , C2 , C1, dan C0 menyatakan bit-bit Carry untuk posisi-posisi yang sesuai.
- Variabel-variabel S3 , S2 , S1 , dan S0 adalah bit-bit sum untuk tiap-tiap posisi.
Rangkaian Full Adder yang digunakan pada tiap-tiap posisi mempunyai tiga input: bit A, bit B, dan bit C. Dan menghasilkan dua output : bit sum dan carry bit.
Penjumlah Biner Serial
Adder paralel yang telah dipelajari mengerjakan penjumlahan dua bilangan biner pada kecepatan yang relatif cepat karena semua posisi-posisi bit dioperasikan secara serentak. Kecepatannya dibatasi oleh waktu perambatan carry. Kerugian utama dari proses penjumlahan paralel adalah memerlukan sejumlah besar rangkaian logika, yang semakin bertambah sebanding dengan jumlah bit-bit bilangan yang akan dijumlahkan.
Pada penjumlahan seri proses penjumlahan dilakukan dengan cara yang kurang lebih sama dengan cara yang dilakukan pada saat mengerjakan penjumlahan di atas kertas, yaitu satu posisi demi satu posisi. Ini menghasilkan rangkaian yang jauh lebih sederhana dibandingkan dengan penjumlahan paralel tetapi menghasilkan kecepatan operasi yang jauh lebih lambat.
Gambar berikut menunjukkan diagram dari sebuah adder serial 4-bit :
Gambar Rangkaian Penjumlahan Biner Seri
Register A dan B digunakan untuk menyimpan bilangan-bilangan yang akan dijumlahkan. Pada adder seri, register-register tersebut merupakan shift register yang harga-harga binernya menggeser dari kiri ke kanan atas komando tiap pulsa clock. Output-output A0 dan B0 (LSB) diberikan ke dalam suatu rangkaian full adder tunggal bersama-sama dengan output Q dari carry FF.
Carry FF adalah FF tersendiri yang digunakan untuk menyimpan carry out dari FA sehingga dapat dijumlahkan dengan posisi signifikan berikutnya dari bilangan-bilangan di dalam register-register.
Rangkaian Penjumlah Biner
1. Half Adder (HA)
Half Adder adalah suatu rangkaian penjumlah sistem bilangan biner yang hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu Summary out (Sum) dan Carry out (Carry).
Gambar Blok Komponen Half Adder
Contoh :
Tabel kebenaran operasi dari HA :
Persamaan logikanya :
- Rangkaian HA yang disusun dari EX-OR dan AND :
Gambar Rangkaian Half Adder Dengan EX-OR dan AND
- Rangkaian HA yang disusun dari AND, OR dan NOT gate :
Gambar Rangkaian Half Adder Dengan AND, OR dan NOT
2. Full Adder (FA)
Full Adder adalah suatu rangkaian penjumlah sistem bilangan biner yang dapat digunakan untuk operasi penjumlahan data bilangan biner lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan dengan half adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat tambahan satu masukan, yaitu Carry-in.
Gambar Blok Komponen Full Adder
Contoh :
Tabel Kebenaran Full Adder :
- Rangkaian FA dapat disusun oleh dua buah HA yang di-OR-kan :
Gambar Rangkaian Full Adder Dengan 2 Buah Half Adder di-OR-kan
Rangkaian Pengurang Biner
1. Half Subtractor (HS)
Half Subtractor adalah suatu rangkaian pengurang sistem bilangan biner yang hanya dapat digunakan untuk operasi pengurangan data bilangan biner 1 bit saja. Half subtractor mempunyai karakteristik : 2 masukan yaitu input A dan B serta 2 keluaran yaitu Difference (Dif) dan Borrow (Br).
Gambar Blok Komponen Half Subtractor
Contoh :
Tabel kebenaran Half Subtractor :
Persamaan Logikanya :
- Rangkaian HS yang disusun dari EX-OR, AND dan NOT :
Gambar Rangkaian Half Subtractor Dengan EX-OR, AND dan NOT
- Rangkaian HS yang disusun dari AND, OR dan NOT :
Gambar Rangkaian Half Subtractor Dengan AND, OR dan NOT
2. Full Subtractor (FS)
Full Subtractor adalah suatu rangkaian pengurang sistem bilangan biner yang dapat digunakan untuk operasi pengurangan data bilangan biner lebih dari 1 bit. Rangkaian Full Subtractor memiliki 3 terminal input, yaitu A, B, serta terminal Borrow input, dan 2 terminal output yaitu Dif dan Borrow out.
Gambar Blok Komponen Full Subtractor
Contoh :
Tabel kebenaran Full Subtractor :
- Rangkaian Full Subtractor :
Gambar Rangkaian Full Subtractor
Rangkaian Penjumlah / Pengurang
Penjumlahan dan pengurangan 4 bit sesungguhnya didasari oleh penjumlahan dan pengurangan 1 bit. Untuk penjumlahan 4 bit diperlukan 4 buah full adder yang inputnya dipasang secara paralel dan outputnya diambil dari masing-masing “sum” . C-out dimasukkan ke C-in dari full adder berikutnya. Seperti diketahui bahwa persamaan Sum pada penjumlahan 1 bit (FA) sesungguhnya sama dengan Difference pada pengurangan 1 bit (FS).
Akan tetapi persamaan untuk carry-out dan Borrow-out adalah berlainan. Oleh karena itu untuk membuat rangkaian dapat berfungsi sebagai penjumlah dan pengurang perlu ditambah kontrol Add/Sub. Hal ini sebagai pemilih kapan rangkaian tersebut memilih Carry-out atau Borrow-out.
Kontrol Add/Sub ditunjukkan sebagai berikut :
Gambar Rangkaian Kontrol Add/Sub
Sehingga dari kontrol add/sub tersebut rangkaian dapat berfungsi sebagai penjumlahan, jika kontrol add/sub berlogika rendah, dan berfungsi sebagai pengurangan, bilamana kontrol add/sub berlogika tinggi.
Gambar Rangkaian Kontrol Add/Sub Pada Rangkaian Full Adder
0 Response to "Perhitungan Bilangan Digital"
Post a Comment